[互连技术]面向 TSMC InFO 技术的高级自动布线功能
在2022年底举办的 TSMC OIP 研讨会上，Cadence 资深半导体封装管理总监 John Park 先生展示了面向TSMC InFO 技术的高级自动布线功能。InFO 的全称为“集成式扇出型封装（integrated fanout）”，是一种适用于高级封装的低性能、低复杂度的技术。下图是 TSMC 演示文稿中一张介绍 InFO 的幻灯片，不难发现，InFO 有许多不同的类型。InFO 的首个应用实例出现在 2016 年，是用于移动应用的 InFO-PoP，在应用处理器晶粒上添加了一个 DRAM 封装。然后是面向 HPC 的 InFO_oS，允许将多个晶粒置于越来越大的封装中。最新的技术是 InFO_3D，允许逻辑
[电源管理]氮化镓GaN驱动器的PCB设计策略概要
品慧电子讯NCP51820 是一款 650 V、高速、半桥驱动器，能够以高达 200 V/ns 的 dV/dt 速率驱动氮化镓（以下简称“GaN”） 功率开关。只有合理设计能够支持这种功率开关转换的印刷电路板 (PCB) ，才能实现实现高电压、高频率、快速dV/dt边沿速率开关的全部性能优势。本文将简单介绍NCP51820及利用 NCP51820 设计高性能 GaN 半桥栅极驱动电路的 PCB 设计要点。NCP51820 是一款全功能专用驱动器，为充分发挥高电子迁移率晶体管 (HEMT) GaNFET 的开关性能而设计。与击穿电压额定值相似的硅器件相比，制造 GaNFET 所使用的芯片尺寸更小。因此，
[电源管理]使用隔离式栅极驱动器的设计指南（三）：设计要点和PCB布局指南
品慧电子讯本设计指南分为三部分，将讲解如何为电力电子应用中的功率开关器件选用合适的隔离栅极驱动器，并介绍实战经验。上两期分别讲解了隔离式栅极驱动器的介绍与选型指南以及使用安森美(onsemi)隔离式栅极驱动器的电源、滤波设计与死区时间控制，本文为第三部分，将为大家带来设计中的要点和PCB布局指南。 设计驱动器VCC时，关于上电延迟有哪些注意事项？ 对于所使用的驱动器，要设计一个高能效且快速的电路，启动时间是一个重要因素。因此，启动时间必须要短。但是，启动时间受上电延迟的限制，上电延迟是指驱动器使能到首次栅极输出
[互连技术]如何轻松完成刚柔结合 PCB 弯曲的电磁分析？
品慧电子讯对于使用刚柔结合 PCB 的系统，确保功能性、安全性和有效性是重中之重，尤其是用于先进医疗植入物、高精度关键军事设备以及类似受监管机密设备的系统。为此，一定要对它们进行全面详尽的仿真。Footprint 尺寸较小的系统必须具有很高的封装密度，才能容得下各种器件。对于使用刚柔结合 PCB 的系统，确保功能性、安全性和有效性是重中之重，尤其是用于先进医疗植入物、高精度关键军事设备以及类似受监管机密设备的系统。为此，一定要对它们进行全面详尽的仿真。Footprint 尺寸较小的系统必须具有很高的封装密度，才能容得下各种器
[传感器]ADI公司推出最新基础模拟nanoPower模块，有效延长空间受限应用的电池寿命
MAXM38643和MAXM17225与竞争方案相比拥有更低的静态电流；uSLIC内置电感技术将方案尺寸减小37% 以上。中国，北京 – 2021年12月2日 –Analog Devices， Inc宣布推出两款内置电感的基础模拟高效电源IC系列nanoPower模块，可帮助设计师延长空间受限物联网（IoT）设备的电池寿命并减小尺寸。MAXM38643 提供1.8V至5.5V输入、330nA静态电流（IQ）、600mA降压模块，MAXM17225提供 0.4V至5.5V输入、300nA IQ、真关断1A升压模块，与竞争方案相比拥有更低IQ，提供更长的电池寿命。通过集成预设电感，这些微型系统级IC模块（uSLIC?）可加快上市时间，
[互连技术]PCB通孔中的PTH NPTH的区别
品慧电子讯可以观察到电路板中有着许多大大小小的空洞，会发现是许多密密麻麻的小孔，每个孔洞都是有其目的而被设计出来的。这些孔洞大体上可以分成 PTH（Plating Through Hole，电镀通孔）及 NPTH（Non Plating Through Hole，非电镀通孔）两种，这里说「通孔」是因为这种孔真的就是从电路板的一面贯穿到另外一面，其实电路板内除了通孔外，还有其他不是贯穿电路板的孔，可以观察到电路板中有着许多大大小小的空洞，会发现是许多密密麻麻的小孔，每个孔洞都是有其目的而被设计出来的。这些孔洞大体上可以分成 PTH（Plating Through Hole，
[电路保护]高速电路PCB布线需要注意哪些问题？
PCB(印制电路板)布线在高速电路中具有关键作用。本文主要从实践的角度来探讨高速电路的布线问题。主要目的在于帮助新用户当设计高速电路PCB 布线时对需要考虑的多种不同问题引起注意。另一个目的是为已经有一段时间没接触PCB布线的客户提供一种复习资料。由于版面有限，本文不可能详细地论述所有的问题，但是我们将讨论对提高电路性能、缩短设计时间、节省修改时间具有最大成效的关键部分。虽然这里主要针对与高速运算放大器有关的电路，但是这里所讨论的问题和方法对用于大多数其它高速模拟电路的布线是普遍适用的。当运算放大器工作在很
[电路保护]高效差分对布线指南：提高 PCB 布线速度
品慧电子讯“众人拾柴火焰高” ——资源整合通常会带来更好的结果。毕竟 “三个臭皮匠，顶个诸葛亮”，在电子领域也是如此：较之单一的走线，差分对布线更受青睐。本文要点●PCB 差分对的基础知识。●差分对布线指南，实现更好的布线设计。●高效利用 PCB 设计工具。“众人拾柴火焰高” ——资源整合通常会带来更好的结果。毕竟 “三个臭皮匠，顶个诸葛亮”，在电子领域也是如此：较之单一的走线，差分对布线更受青睐。不过，差分对布线可能没那么容易，因为它们必须遵循特定的规则，这样才能确保信号的性能。这些规则决定了一些细节，如差
[电路保护]在高速电路设计中候PCB布线的损耗解决方案
品慧电子讯眼图的结果也表明效果是显而易见的。其实在产品设计的过程中，PCB的布线往往不是你想修改就能修改的，这牵涉到很多方面和部门之间的协作；换PCB材料也很麻烦，只要有改板之后才能调整。所以，有时候可以换一个思路，考虑下通路上的问题，这时说不定会有意想不到的效果。前段时间我们写了一篇关于USB3.0的信号完整性的文章，说了其中一个元器件的选用问题。正好一个朋友又遇到了类似的问题，由于损耗过大，一个劲的又是去调节PCB布线长度，长度压缩了1inch，还是不行；又是去换PCB材料，也没有很好地解决问题，其实终发现的问题根
[电路保护]RS瑞森半导体-PCB LAYOUT中ESD的对策与LLC方案关键物料选型分享
品慧电子讯运用LAYOUT技巧改善性能，可提升产品性价比，把握关键物料选型可降低产品故障率，缩短产品开发周期，加快产品上线。接上一篇：关于 LAYOUT通用原则在LLC系列方案中提升稳定性的应用做分享，本篇对LAYOUT中ESD的对策及瑞森LLC系列方案做设计时，关键物料选型事项继续做分享。一、PCB LAYOUT中ESD的对策（一）PCB LAYOUT的关键中的重点：功率回路经过正确的路径回流。（二）在不同电位的两个铜箔之间，尤其是高压侧与低压侧的间距需要大于或等于P，如下公式：P 〉0.015*(VA-VB)。其中P：ESD安全放电间距（mm）；(VA-VB)：两点间电
[通用技术]混合信号PCB布局设计的基本准则
品慧电子讯本文将详细说明在设计混合信号PCB的布局时应考虑的内容。本文涉及元件放置、电路板分层和接地平面方面的考量，文中讨论的准则为混合信号板的布局设计提供了一种实用方法，对所有背景的工程师应当都能有所帮助。 混合信号PCB设计要求对模拟和数字电路有基本的了解，以最大程度地减少（如果不能防止的话）信号干扰。构成现代系统的元件既有在数字域运行的元件，又有在模拟域运行的元件，必须精心设计以确保整个系统的信号完整性。 作为混合信号开发过程的重要组成部分，PCB布局可能令人生畏，而元件放置仅仅是开始。还有其他因素必
[晶振]贴片晶振电路图7个设计要求:工程师必知
硬件工程师是不是遇到过这些晶振电路设计问题？布线、电容匹配、防干扰等等。品慧晶振厂家给大家提供几点贴片晶振原理图基础设计要求，满足以下几大要求，基本上就可以设计出合适的SMD晶振原理图！ 1、在PCB设计时，石英晶体的外壳必须接地，可以防止晶振的向往辐射，也可以屏蔽外来的干扰。晶振下面要铺地，可以防止干扰其他层。因为有些工程师在布多层板的时候，顶层和底层不铺地，但是建议晶振所在那一块铺上地。2、贴片晶振电源去耦非常重要，建议加磁珠，去耦电容选三个，容值递减。时钟输出管脚加匹配，具体匹配阻值，可根据测试
[晶振]PCB板、晶振与电流，三者是什么关系？
电路板是对电子行业的人来说都是不陌生的东西，尤其是电子元器件产业的，因为PCB板是大部分元件的载体，大约一百多年前出现，它的出现给工业带来极大的方便，也促进自动化生产效率。现在的PCB板越做越小巧、精良，而且早已开始往高精度、高精密方向发展，按照线路板的分层，层数一共有单层、双层、四层、六层等，还有多层线路板，总之可以根据产品的要求选择适合PCB板。大多数人看见的电路板上，分布着密密麻麻小小的电子元件，一开始板子只是一个祼板，没有任何东西，上面的石英晶振，电感器，电容器，声表滤波器，电阻器，二、三极管
[电源管理]带过流保护的低侧栅极驱动器PCB布局技巧
品慧电子讯英飞凌的1ED44173/5/6是新的低侧栅极驱动器IC，集成了过流保护（OCP）、故障状态输出和启用功能。这种高集成度驱动器对于采用升压拓扑结构并接参考地的PFC（数字控制功率因数校正）应用非常友好。 在PFC应用中，分流器被用来采样功率开关电流或直流母线电流。分流器的位置根据选择的控制方法而不同。例如，在图1例1中，分流器位于IGBT发射极和系统地之间，以便当控制器在交错PFC应用中实施峰值电流控制或电流平衡控制时，采样功率开关的电流。 相比之下，图1例2显示了位于系统地和直流母线负极之间的分流器，以便感应直流母线电
[电源管理]电源设计器件布局和布线要点
在电源设计中，精心的布局和布线对于能否实现出色设计至关重要，要为尺寸、精度、效率留出足够空间，以避免在生产中出现问题。我们可以利用多年的测试经验，以及布局工程师具备的专业知识，最终完成电路板生产。精心的设计的效率设计从图纸上看起来可能毫无问题（也就是说，从原理图角度），甚至在模拟期间也没有任何问题，但真正的测试其实是在布局、PCB制造，以及通过载入电路实施原型制作应力测试之后。这部分使用真实的设计示例，介绍一些技巧来帮助避开陷阱。我们将介绍几个重要概念，以帮助避开设计缺陷和其他陷阱，以免未来需要重新
[互连技术]2022年“望友杯”第二届电子制造行业PCBA设计大赛 华南&华东分赛区比赛成功举办！！
2022年8月16-17日，“望友杯”第二届全国电子制造行业PCBA设计大赛在第十届电子信息博览会圆满落下帷幕！来自华南华东的多家PCBA设计团队的选手参加了现场答辩，大赛取得圆满成功！ 随着全球电子产品功能性越来越强，集成度越来越高，信号速率越来越快，研发周期也越来越短，我国的电子产业也在市场的驱动下不断向个性化、精密化、高速化发展。PCBA设计已经成为产品硬件开发中非常重要的一环，不仅要能够完成元器件间的有效互联，更要考虑高速度、高密度和高可靠带来的各种挑战。根据电子行业统计结果，制造成本的60-70%是由设计确定。同
[EMI/EMC]提高电路板EMC能力PCB设计和布线方法
品慧电子讯本文给出了对于电机控制功率电路在PCB布线方面需要考虑的因素，特别是针对于如何提高电路的电磁兼容性，本文给出了从电路板的选择，地线铺设等方面的考虑。最后通过实际案例展示这些方法的应用。00 前 言在每年的 全国大学生智能车竞赛中[1] ，都会有很多的同学碰到车模车轮在PVC跑道上摩擦产生静电的干扰。比如在博文 脚气引起的牙周炎[2] 记录的同学使用防静电胶带对车轮缠绕，减少静电对电磁检测电路的影响。提问1：卓大大，我们的三轮车跑起来电感值莫名其妙地跳变，而且跳变得还挺厉害。这是在无电磁线推下车，电感值的波形
[晶振]晶振电路PCB如何布线?
晶振内部结构比较复杂，如果在连接不妥当或者布线错误，就会影响到晶振不起振，从而导致产品不能使用。因此，读懂晶振电路PCB布线流程非常重要，如果您现在还不了解，那就赶紧来看看吧! (一)5个要点搞定晶振电路PCB布线 1、位置要选对：晶振内部是石英晶体，如果不慎掉落或受不明撞击，石英晶体易断裂破损，所以晶振的放置远离板边，靠近MCU的位置布局。 2、两靠近：耦合电容应尽量靠近晶振的电源管脚，如果多个耦合电容，按照电源流入方向，依次容值从大到小摆放;晶振则要尽量的靠
[晶振]晶振与PCB板不吻合的因素
为保证晶振的可靠性要求，应当规范应明确筛选和质量一致性检验的措施和方法。同时应按型号规定制定合格的石英晶振采购淸单。对于影响石英晶振的可靠性和质量的因素必须在采购清单中明确，如质量等级、环境条件、失效率、技术标准、封装形式、特殊要求(抗静电特性、温度范围等)、晶振厂家等。经过这般一捣腾，已经将此情况分解出来了。因为通常电子工程师在设计PCB的时候，一般先是按照自己的想法来设计，到PCB板成型只差晶振时，才会叫采购负责人去采购晶振，其实这样是不好的，因为这样是很容易导致买回来的晶振和PCB板的不吻合，具体表现
[互连技术]PCB的DDR4布线指南和PCB的架构改进
品慧电子讯计算机领域总是在持续不断地进步，始终有发展变化和更新迭代等待着我们去体验和探索。从头开始打造一台新的 PC 是一种令人愉悦的体验，有新一代标准时更是如此。计算机领域总是在持续不断地进步，始终有发展变化和更新迭代等待着我们去体验和探索。从头开始打造一台新的 PC 是一种令人愉悦的体验，有新一代标准时更是如此。说到这里，我们不得不提到有关随机存取存储器 (RAM) 的话题。具体来说是 DDR4 RAM，这恰好是市场上目前的标准。RAM 的重要性众所周知，如果我们问到任何计算机或网络工程师，他们都会表示拥有再多的 RAM 也
