[传感技术]DAC38RF89是双通道、14 位、8.4-GSPS、1x-24x 内插、5 和 7.5 GHz PLL 数模转换器
产品详情描述：DAC38RF82 和 DAC38RF89 是高性能、宽带宽射频采样数模 (DAC)，能够以高达 3.33 GSPS 的双通道输入数据速率或高达 9-GSPS 的 8 位单通道运行。这些器件具有一个具有多达 8 个通道的低功耗 JESD204B 接口，最大比特率为 12.5 Gbps (DAC38RF89) 和 12.8 Gbps (DAC38RF82)。在双通道操作中，输入接口在 12 位分辨率下的数据速率最高可达 3.33 GSPS，在 16 位分辨率下的数据速率最高可达 2.5 GSPS，无需插值。当用作具有 2x 至 24x 插值模式的复杂基带AO7407发射器时，DAC38RF82 或 DAC38RF89 能够合成高
[传感技术]TRF372017是具有集成宽带 PLL/VCO 的 300 MHz 至 4.8GHz 正交调制器
产品详情描述：TRF372017 是一款高性能、直接上变频器件，集成了高线性度、低噪声 IQ 调制器和整数分数 PLL/VCO。VCO 使用集成分频器来实现 300 MHz 至 4800 MHz 的宽广连续调谐范围。LO 可用作带有独立分频器的输出。该器件还接受来自外部 LO 或 VCO 的输入。AZ431BR-ATRE1调制器基带输入可以在内部或外部偏置。内部 DC 偏移调整可实现载波抵消。该器件通过 3 线串行编程接口 (SPI) 进行控制。控制引脚调用省电模式以降低功耗，同时保持 VCO 锁定以实现快速启动。特性：●完全集成的 PLL/VCO 和 IQ 调制器●LO 频
[传感技术]提供显著跳频(FH)优势的下一代软件定义无线电(SDR)收发器
本文引用地址：http://www.eepw.com.cn/article/202205/434357.htm摘要本文深入探讨了跳频(FH)的概念，以及如何通过灵活设计ADRV9002 SDR收发器的锁相环(PLL)架构来实现四大跳频特性。这些特性可为用户提供强大的跳频功能，让他们能够处理单通道和双通道操作模式下的Link 16和快速实时载波频率负载等应用。此外，跳频与多芯片同步(MCS)和数字预失真(DPD)技术的结合使ADRV9002 SDR收发器成为一种非常有吸引力的解决方案，可满足当今复杂通信系统中的更高要求。简介与传统的无线电通信不同，跳频(FH)定义了一种通过快速改
[传感技术]提供显著跳频(FH)优势的下一代软件定义无线电(SDR)收发器
本文引用地址：http://www.eepw.com.cn/article/202205/434357.htm摘要本文深入探讨了跳频(FH)的概念，以及如何通过灵活设计ADRV9002 SDR收发器的锁相环(PLL)架构来实现四大跳频特性。这些特性可为用户提供强大的跳频功能，让他们能够处理单通道和双通道操作模式下的Link 16和快速实时载波频率负载等应用。此外，跳频与多芯片同步(MCS)和数字预失真(DPD)技术的结合使ADRV9002 SDR收发器成为一种非常有吸引力的解决方案，可满足当今复杂通信系统中的更高要求。简介与传统的无线电通信不同，跳频(FH)定义了一种通过快速改
[传感技术]提供显著跳频(FH)优势的下一代软件定义无线电(SDR)收发器
本文引用地址：http://www.eepw.com.cn/article/202205/434357.htm摘要本文深入探讨了跳频(FH)的概念，以及如何通过灵活设计ADRV9002 SDR收发器的锁相环(PLL)架构来实现四大跳频特性。这些特性可为用户提供强大的跳频功能，让他们能够处理单通道和双通道操作模式下的Link 16和快速实时载波频率负载等应用。此外，跳频与多芯片同步(MCS)和数字预失真(DPD)技术的结合使ADRV9002 SDR收发器成为一种非常有吸引力的解决方案，可满足当今复杂通信系统中的更高要求。简介与传统的无线电通信不同，跳频(FH)定义了一种通过快速改
[晶振]晶体振荡器存在于芯片中？ 晶体振荡器应用汇总
晶振是晶体振荡器的简称。它用一种能把电能和机械能相互转化的晶体在共振的状态下工作，以提供稳定，精确的单频振荡。在通常工作条件下，普通的晶振频率绝对精度可达百万分之五十。 晶振的作用 1。为系统提供基本时钟信号。通常，一个系统共享一个晶体振荡器，以便于所有部件的同步。一些通信系统的基本频率和射频使用不同的晶体振荡器，并通过电子频率调节的方法保持同步。 2。晶体振荡器与PLL电路一起使用，以提供系统所需的时钟频率。如果不同的子系统需要不同频率的时钟信号，它们可以由连接到同一晶体振荡器的不同PLL提供
[互连技术]从概念到关键指标，一文弄清PLL频率合成器那些事
品慧电子讯因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。什
[电路保护]常见PLL芯片接口问题11则
品慧电子讯锁相环（PLL）是一种反馈系统，其中电压控制振荡器（VCO）和相位比较器相互连接，使得振荡器可以相对于参考信号维持恒定的相位角度。在使用PLL的过程中您都遇到过哪些问题呢？咱们工程师整理了PLL芯片接口方面最常见的11个问题，这里分享给大家！锁相环（PLL）是一种反馈系统，其中电压控制振荡器（VCO）和相位比较器相互连接，使得振荡器可以相对于参考信号维持恒定的相位角度。在使用PLL的过程中您都遇到过哪些问题呢？咱们工程师整理了PLL芯片接口方面最常见的11个问题，这里分享给大家！ 1. 参考晶振有哪些要求？该如何选择
[RF/微波]从电路的构建模块到器件选择，PLL的基本原理你参透了吗？
品慧电子讯锁相环(PLL)电路存在于各种高频应用中，从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO)，以及矢量网络分析仪(VNA)中的超快开关频率合成器。今天，我们就参考上述各种应用来介绍PLL电路的一些构建模块，以指导器件选择和每种不同应用内部的权衡考虑，这对新手和PLL专家均有帮助。ps. 本文参考 ADI 的 ADF4xxx 和 HMCxxx 系列PLL和压控振荡器 (VCO)，并使用 ADIsimPLL（ADI 内部PLL电路仿真器）来演示不同电路性能参数。基本配置：时钟净化电路锁相环的最基本配置是将参考信号(FREF)的相位与可调反馈信号(RF
[通用技术]使用具有精密相位控制的超宽带PLL/VCO替代YIG调谐振荡器硅片
品慧电子讯RF 和微波仪器(比如信号和网络分析仪)需使用宽带扫频信号来进行大多数基本测量。但宽带压控振荡器(VCO)通常会因最大限度扩大调谐范围所需的低 Q 和高 KVCO(VCO 的调谐灵敏度，单位：MHz/V)而具有最糟糕的相位噪声。RF 和微波仪器(比如信号和网络分析仪)需使用宽带扫频信号来进行大多数基本测量。但宽带压控振荡器(VCO)通常会因最大限度扩大调谐范围所需的低 Q 和高 KVCO(VCO 的调谐灵敏度，单位：MHz/V)而具有最糟糕的相位噪声。钇铁石榴石(YIG)调谐振荡器凭借良好的宽带相位噪声性能和一个倍频
[互连技术]ADI教你如何把PLL锁定时间从4.5 ms 缩短到 360 μs？
品慧电子讯利用手动频段选择，锁定时间可从典型值 4.5 ms 缩短到典型值 360 μs。本文以高度集成的解调器和频率合成器 ADRF6820 为例，告诉大家如何手动选择频段以缩短PLL锁定时间。你知道吗？利用手动频段选择，锁定时间可从典型值 4.5 ms 缩短到典型值 360 μs。本文以高度集成的解调器和频率合成器 ADRF6820 为例，告诉大家如何手动选择频段以缩短PLL锁定时间。第一：PLL 锁定PLL 锁定过程包括两个步骤：通过内部环路自动选择频段（粗调）。在寄存器配 期间，PLL 首先根据内部环路进行切换和配置。随后由一个
[RF/微波]我摊牌了，我知道PLL/VCO技术应该怎么提升性能~
品慧电子讯多年来，微波频率生成使工程师面临严峻的挑战，不仅需要对模拟、数字、射频(RF)和微波电子有深入的了解，尤其是锁相环(PLL)和压控振荡器(VCO)集成电路组件方面，还需要具备可调滤波、宽带放大以及增益均衡等专业知识。本文重点介绍近些年微波电路设计取得的进步，这意味着现在采用硅芯片技术中的低相位噪声VCO可以覆盖一个倍频程范围。在这样的IC上集成输出分频器可以支持几个低频倍频程范围，输出集成倍频器则支持单个IC生成高达32 GHz的频率。随着小数N分频PLL频率合成器技术的进步，现在微波频率范围rms抖动可低至60fs，具
[RF/微波]绝对干货！PLL应用的常见问题及解决方法
品慧电子讯锁相环（PLL）是一种反馈系统，其中电压控制振荡器（VCO）和相位比较器相互连接，使得振荡器可以相对于参考信号维持恒定的相位角度。在使用PLL的过程中您都遇到过哪些问题呢？ADI智库新上线的文档整理了PLL应用中的常见问题，包含PLL芯片接口相关问题、PLL芯片性能相关问题、PLL的调试以及如何为设计选择合适的PLL芯片等问题。在这里，扫描二维码可免费获取哦~扫码免费下载《锁相环常见问题解答》1 参考晶振有哪些要求？该如何选择参考源？波形：可以使正弦波，也可以为方波。功率：满足参考输入灵敏度的要求。稳定
[互连技术]从电源管理模块入手，实现性能最佳的PLL设计！
品慧电子讯锁相环(PLL)是现代通信系统的基本构建模块，通常用在无线电接收机或发射机中，主要提供"本振"(LO)功能；也可用于时钟信号分配和降噪，而且越来越多地用作高采样速率模数或数模转换的时钟源。由于每一代PLL的噪声性能都在改善，因此电源噪声的影响变得越来越明显，某些情况下甚至可限制噪声性能。我们今天讨论下图1所示的基本PLL方案，并考察每个构建模块的电源管理要求。 图1.显示各种电源管理要求的基本锁相环PLL中，反馈控制环路驱动电压控制振荡器(VCO)，使振荡器频率
[RF/微波]满足你的严苛需求，这款PLL性能Max！
品慧电子讯随着人们对通信系统的频率带宽、吞吐量和动态范围的需求日益提高，同时还要求毫米波5G使用更高的天线频率，因此对于通信系统或混合信号系统中使用的本地振荡器(LO)或时钟的质量也分别提出了更高的要求。集成压控振荡器(VCO)的锁相环(PLL)ADF4371以及类似的 ADF4372, 都充分体现了ADI为满足这些严苛的应用需求所付出的努力。图1. ADF4371框图。频率覆盖范围为了尽可能扩大频率覆盖范围，ADF4371/ADF4372 的VCO可覆盖4 GHz至8 GHz的倍频范围，此外，通过在输出端使用分频器，进行1/2/4/8/16/32/64分频，能够在主输出端R
[互连技术]深度解析PLL器件的相位校准与控制！
品慧电子讯顾名思义，锁相环(PLL)使用鉴相器比较反馈信号与参考信号，将两个信号的相位锁定在一起。虽然这种特性有许多用武之地，但是PLL如今最常用于频率合成，通常充当上变频器/下变频器中的本振(LO)，或者充当高速模数转换器(ADC)或数模转换器(DAC)的时钟。顾名思义，锁相环(PLL)使用鉴相器比较反馈信号与参考信号，将两个信号的相位锁定在一起。虽然这种特性有许多用武之地，但是PLL如今最常用于频率合成，通常充当上变频器/下变频器中的本振(LO)，或者充当高速模数转换器(ADC)或数模转换器(DAC
[RF/微波]采用分布式PLL系统评估相位噪声的方法
品慧电子讯对于数字波束成形相控阵，要生成本地振荡器（LO） ，通常会考虑的实现方法是向分布于天线阵列中的一系列锁相环分配常用基准频率。对于这些分布式锁相环，目前文献中还没有充分记录用于评估组合相位噪声性能的方法。在分布式系统中，共同噪声源是相关的，而分布式噪声源如果不相关，在 RF 信号组合时就会降低。对于系统中的大部分组件，这都可以非常直观地加以评估。对于锁相环，环路中的每个组件都有与之相关联的噪声传递函数，它们的贡献是控制环路以及任何频率转换的函数。这会在尝试评估组合相位噪声输出时增加复杂性。本
[电源管理]在仅有零点电阻和电容可调节的情况下设计PLL滤波器
品慧电子讯如参考文献中所描述，可采用标准过程来确定锁相环(PLL)中二阶环路滤波器的R0、C0 和CP 数值。它采用开环带宽(ω0)和相位裕量(?M)作为设计参数，并可扩展至三阶环路滤波器，从而确定R2 和C2（图1）。该过程可直接解出CP，然后推导出其余数值。2 可能是集成在PLL内的固定值元件，因此仅有R0 和C0 用来控制环路响应。这便使得上述过程无效，因为无法调节CP。本文提出一种替代过程，可在CP 数值固定时使用，突破了无法控制CP 值造成的限制。图1. 典型二阶和三阶无源环路滤波器假设条件本环路滤波器设计方法基于两个假
[互连技术]MAX9382在锁相环中的应用
该应用笔记讨论了鉴频鉴相器的指标对锁相环(PLL)死区及抖动性能的影响。在使用电荷泵环路滤波的PLL设计中，通过产生具有最小脉宽的鉴相输出脉冲，可以减轻PLL的死区效应和相关的锁相环抖动。锁相环广泛用于电信行业，实现倍频、数据提取和时钟恢复。这些锁相环通常采用基于电荷泵的环路滤波。MAX9382就是这样一款鉴相/鉴频器，用于基于电荷泵的环路滤波架构。MAX9382的关键参数之一是确保最短脉冲宽度，以消除电荷泵环路滤波设计中通常出现的死区效应。MAX9382把输入的相位差转换为可变脉宽的两路脉冲输出，这些输出为“上”、“下”端的脉
[RF/微波]集成VCO的低成本PLL支持紧凑型LO解决方案
新兴的PLL + VCO (集成电压控制振荡器的锁相环)技术能够针对蜂窝/4G、微波无线电军事等应用快速开发低相位噪声频率合成器，ADI集成频综产品的频率覆盖为25 MHz到13.6 GHz。蜂窝/4G、微波无线电、测试设备和军事子系统应用的无线电设计人员依赖高质量本振(LO)来实现低BER(误码率)、低杂散输出和低相位噪声的系统级目标。所有的RF和微波通信和传感器系统，无论是基于模拟还是数字调制，都需要干净的LO信号源；无线电的容量越高，对LO信号的要求就越高。有许多不同架构可用，但 产生稳定LO源的最常用方法之一是将低相位噪声电压控制振荡器(VC
