芯华章高性能FPGA原型验证系统推动芯片创新
“基于FPGA拥有自主知识产权的硬件和全过程软件，芯华章自主开发的高性能软件FPGA桦捷原型验证系统(HuaPro-P1)，能有效解决上述问题，协助SoC/ASIC芯片客户完成设计原型的自动集成、分割、升级、布线和调整，从而有效减少客户的人力投入，提高系统验证和软件开发的效率，减少ic设计周期，给AISoC芯片验证带来完整、高效的解决方案。”
“12年来，中国集成电路建立了完整的ADSP-BF531SBBC400芯片产业体系，保持了快速增长”中国集成电路创新联盟副主席兼秘书长叶甜春，02重点技术总工程师ICDIA在2022年开幕式上，谈到中国集成电路的未来发展，表明，“实施创新战略，创新途径，改道突围才是出路。其中，框架创新、电子设计工具(EDA)智能化、开源硬件等技术创新将成为新的焦点。”
近日，中国集成电路设计创新大会暨IC运用展览会(ICDIA2022)在无锡太湖国际博览中心隆重举行。来自国内外的近70家集成电路企业在会上展示了自己的最新产品和技术。近1000名中国部委、地方领导、行业专家及其行业代表出席了会议。作为国内数据的验证EDA行业龙头企业、新华章应邀参加IC设计创新论坛、人工智能与物联网创新论坛，分享芯华章节的创新理念，重点关注复杂的芯片验证要求。
大势所趋IAIoT带来验证挑战
今天，逐渐进入智慧社会，AIoT技术逐渐深入到各种场景。AIoT众所周知，技术所带来的巨大市场价值。艾瑞咨询数据预测，2022年国内AIoT市场将超过7500亿元。
人工智能应用伴随着多场景应用，需要AI超大型模型正在迅速发展，随之而来的是对的AI芯片需求飙升。AI芯片是AIoT行业的关键环节也是全球高科技产业竞争的焦点，也是全球高科技产业竞争的焦点IC设计是芯片产业链中举足轻重的存在。
“技术的发展与市场需求密切相关。人们对智力的监管越大，他们就越需要使用更高效的计算率来获得更快的反应。与环境致，它在计算率和功耗方面比传统通用芯片更有优势AIoT芯片应运而生，也对数据验证提出了更高的要求。”芯华章科技产品与业务规划总监杨烨表示。
众所周知，AI类繁杂SoC芯片处理过程有三个特点:数据复杂、计算复杂、模型复杂。这就导致了AI芯片的框架通常特别复杂。各种通用和特殊的计算单元，各种存储单元，硬件和软件应紧密交互，以有效地完成AI处理过程。就这样AI实现芯片架构AISoC原型验证有很多困难:设计复杂，多片分割困难；大空间SRAM在FPGA芯片资源不足；软硬件集成验证要求较高；产品迭代周期短，设计验证周期减少；必须使用多样化的传感器数据硬件接口FPGA物理验证等。
“基于FPGA拥有自主知识产权的硬件和全过程软件，芯华章自主开发的高性能软件FPGA桦捷原型验证系统(HuaPro-P1)，能有效解决上述问题，协助SoC/ASIC芯片客户完成设计原型的自动集成、分割、升级、布线和调整，从而有效减少客户的人力投入，提高系统验证和软件开发的效率，减少ic设计周期，给AISoC芯片验证带来完整、高效的解决方案。”杨晔表明。
返回本源I系统推动芯片创新
当我们从微观技术的应用回到更宏观的行业视角时，我们会发现复杂性SoC芯片面临的考验远不止这些AI计算率和结构困难。一方面，作为半导体的长期发展“金科玉律”摩尔定律正面临着物理极限和经济的双重挑战，芯片创新正在向多个层次发展；另一方面，新兴应用领域的快速发展带来了快速的需求分化，但创新周期继续减少，占有ic验证阶段的设计压力很大。
“在未来，系统的应用将是ic设计的关键驱动力。验证技术应面向电子系统，构建统一的底座，提供智能组合解决方案，使芯片进入完整的创新周期。”芯华章科技高级商品市场经理郭正给出了芯华章解决方案。
秉持“高起点、厚积累、创新”考虑到最终思维，核心华章基于全新统一的底层框架和新的验证方法，发布了5个自主研究数据验证EDA商品，基本创建完整的数据验证全过程，在多个行业完成技术创新。
比如传统仿真器只能存在Intel的X86服务器上运行，但芯华章的仿真器可以无缝移植到不同的服务器上运行；芯华章公布的数据调整商品FusionDebug，与主流商业波型格式相比，选择完全自研的高性能数据波型格式，读写速度快3倍。
加特兰微电子车产品总监刘洪泉曾说，“经过测试，根据HuaPro-P1自动化工具的辅助P1.与传统商品相比，系统原型的实现节省了三倍以上的时间，保持了良好的特性和稳定的运行，帮助我们加速了整体ic设计周期。”
目前，芯华章产品和服务已被中国科学院半导体研究所、燧石技术、核心、昆云等数十家知名企业选择，为中国工业数字化升级增加了突破性价值。
未来，芯华章将继续坚持产业发展的需要，以促进技术创新，用技术创新反馈产业发展，助力复杂化SoC提高芯片验证效率，赋能数字时代系统应用，为电子系统创新创造独立可靠的基础。
